#### (19) 日本国特許庁 (JP)

#### (12) 公開特許公報(A)

#### 特開平10-112638

(43)公開日 平成10年(1998) 4月28日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
H03K	3/84		H03K	3/84	Z
G01R	29/26		G 0 1 R	29/26	F
	31/00			31/00	

#### 審査請求 未請求 請求項の数2 FD (全 21 頁)


(71) 出願人 000000572
アンリツ株式会社 東京都港区南麻布 5 丁目10番27号 (72)発明者 内野 政治 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内

#### (54) 【発明の名称】 雑音発生装置

#### (57)【要約】

【課題】正確な雑音電力密度の雑音を発生することがで きるとともに、実用に供することができる標本化速度を もつ雑音発生装置を実現する。

【解決手段】クロック発生回路 1 からのシフトクロック MN個ごとに線型帰還シフトレジスタ回路2から発生す るM系列を、前記シフトクロックを分周器3でMN分周 した更新クロックごとにレジスタ回路4で記憶し、前記 シフトクロックを分周器3でM分周した標本クロックご とに係数発生回路5から発生される係数で指示されるビ ット操作を、ビット操作回路6で前記記憶したM系列に 施し、加算回路7で総和をとったデータを前記標本クロ ックごとに出力する。



#### 【特許請求の範囲】

【請求項1】 所定の周波数のシフトクロックを発生す るクロック発生回路(1)と、

複数のフリップフロップを含み、前記シフトクロックを クロック入力として第2の所定の整数組の所定のビット 数を有する並列出力を出力する線型帰還シフトレジスタ 回路(2)と、

前記シフトクロックを受けて、該シフトクロックの周波 数を第1の所定の整数分の1に分周した標本クロックお よび該標本クロックの周波数を前記第2の所定の整数分 の1に分周した更新クロックを発生する分周器(3) ٤.

前記第2の所定の整数よりも1だけ少ない個数の2つの 状態のうちのいずれか1つの状態を示す2値の係数から なっており、かつ、該係数の順列の先頭に所定の状態を 示す1個の係数を付加したものが互いに直交するような 係数の組を、前記第2の所定の整数と等しい組数、前記 標本クロック毎に順次1組ずつ繰り返し出力する係数発 生回路(5)と、

前記線型帰還シフトレジスタ回路の前記第2の所定の整 数組の並列出力および前記更新クロックを受けて、該更 新クロック毎に状態が更新された前記第2の所定の整数 組の並列出力を出力するレジスタ回路(4)と、

各々が係数入力と前記所定のビット数の並列入力および 前記所定のビット数の並列出力とを有し、並列入力に前 記レジスタ回路の並列出力を受け、かつ、係数入力に前 記係数出力を受けて、係数入力値に応じた演算を並列入 力値に施し、結果を並列出力値として出力する、前記第 2の所定の整数よりも1だけ少ない個数のビット操作回 路(6)と、

前記レジスタ回路の並列出力のうち前記ピット操作回路 に接続されていない1組の並列出力および前記ピット操 作回路の並列出力を受けて、それらの並列出力値の総和 に所定のバイアス値を加える演算を行う加算回路 (7) とを備えた雑音発生装置。

【請求項2】 所定の周波数のシフトクロックを発生す るクロック発生回路(1)と、

複数のフリップフロップを含み、前記シフトクロックを クロック入力として第2の所定の整数組の所定のピット 数を有する並列出力を出力する線型帰環シフトレジスタ 回路(2)と、

前記シフトクロックを受けて、該シフトクロックの周波 数を第1の所定の整数分の1に分周した標本クロックお よび該標本クロックの周波数を前記第2の所定の整数分 の1に分周した更新クロックを発生する分周器(3)

前記第2の所定の整数よりも1だけ少ない個数の2つの 状態のうちのいずれか1つの状態を示す2値の係数から なっており、かつ、該係数の順列の先頭に所定の状態を 示す1個の係数を付加したものが互いに直交するような 50

係数の組を、前記第2の所定の整数と等しい組数、前記 標本クロック毎に順次1組ずつ繰り返し出力する係数発 生回路(5)と、

2

前記線型帰還シフトレジスタ回路の前記第2の所定の整 数組の並列出力および前記更新クロックを受けて、該更 新クロック毎に状態が更新された前記第2の所定の整数 組の並列出力を出力するレジスタ回路(4)と、

各々が係数入力と前記所定のピット数の並列入力および 前記所定のピット数の並列出力とを有し、並列入力に前 10 記レジスタ回路の並列出力を受け、かつ、係数入力に前 記係数出力を受けて、係数入力値に応じた演算を並列入 力値に施し、結果を並列出力値として出力する、前記第 2の所定の整数よりも1だけ少ない個数のビット操作回 路(6)と、

前記レジスタ回路の並列出力のうち前記ピット操作回路 に接続されていない1組の並列出力および前記ビット操 作回路の並列出力を受けて、それらの並列出力値の総和 に所定のパイアス値を加える演算を行う加算回路 (7) と、

所定周波数の波形を標本化した標本値を、前記標本クロ ックに同期して出力する波形発生回路(8)と、 前記波形発生回路の出力と前記加算回路の出力のうちの

いずれか一方を切換信号に応じて選択し出力するマルチ プレクサ(9)とを備えた雑音発生装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば正弦波出 力状態における電力から該正弦波の周波数における雑音 電力密度が既知となる雑音発生装置に関する。信号は、 30 正弦波に限らず、決定論的な信号であれば適用できる。 デジタル無線通信に利用される復調器の性能を評価する ときにEb NO R対ビット誤り率特性がしばしば使われ る。ここで、Eb NO Rとは、情報1ビット当たりの電 カEb を1Hz当たりの雑音電力密度NO で割ったもの である。情報1ビット当たりの電力Eb は、情報伝送速 度 R [Hz] と信号電力C'とで Eb = C'/R と表せる。C'は電力計で測定でき、Rは設計値から既 知の量であるから、情報1ビット当たりの電力Eb は求 まる。一方、1Hz当たりの雑音電力密度N0 は本発明 40 の雑音発生装置から既知の量として発生できるので、

#### Eb N0 R = Eb / N0

を正確に定めて発生でき、この状態でのピット誤り率を 測定すれば、前記Eb NO R対ビット誤り率の特性が測 定できる。この結果様々なデジタル通信用復調器の性能 が評価できる。

[0002]

【従来の技術】従来の雑音発生装置には、アナログ型と デジタル型とがあり、実用的なのはアナログ型の雑音発 生装置である。アナログ型の従来の雑音発生装置は図2 2に示すようにノイズダイオード14から発生する雑音

[0004]

【数1】

を増幅器15で増幅し、通過帯域内の伝達関数が極力平 坦であるように作られた帯域フィルタ16で既知の帯域 に制限し、帯域フィルタ16の出力を分配器17で分配 し、分配された一方は出力端子18に出力し、他方は電 力計19に入力するようにしたものである。

【0003】増幅器15の出力における雑音電力密度をN0 [W/H2]とすると、帯域フィルタ16の出力の電力Pは、周波数fにおける帯域フィルタ16の伝達函数をH(f)、等価雑音帯域をBeとして、

$$SN(f) = P \times \frac{|H(f)|^2}{\int_0^\infty |H(f)|^2 df} \qquad (W/Hz)$$

【0007】帯域フィルタ16は極力通過帯が平坦になるように設計されているので

[0008] 【数3]

$$SN(f) = N0 = P \times \frac{1}{Be}$$

【0009】となり、Pは電力計19で読み取ることが できるので、既知の雑音電力密度の雑音が発生できる。 【0010】次に、デジタル型の従来の雑音発生装置を 図23で説明する。Lビットの線型帰還シフトレジスタ 回路(以下、LFSR回路という。LFSR; Linear F eedback Shift Register) 2からはM×Nビットのラン ダムパターンが生成され、レジスタ回路4にシフトクロ ックがM×Nクロックの間保留される。M×Nクロック 経過すると、LFSR回路2から新しいランダムパター ンが生成されるので、レジスタ回路4に保留されていた データを更新できる。レジスタ回路4の出力はMビット ずつNポートの整数値として、N入力加算器7に送ら れ、Mビットの整数N個の和がとられてKビットの整数 としてDAC(デジタル/アナログ変換器)10に送ら れ、アナログ値に変換後出力される。レジスタ回路4へ 入力されるクロックは分周器3によってシフトクロック から作られ、DAC10への入力は標本化速度がシフト クロックの周波数のMN分の1となる。

#### [0011]

【発明が解決しようとする課題】アナログ型の従来の雑音発生装置は、帯域フィルタの通過帯域内の伝達函数を完全に平坦にはできない。したがって、正確な雑音電力密度の雑音を発生するためには

[0012]

【数4】

【0013】を予め測定し記憶して、補正しなければならない。仮に、挿入損失(数4)を記憶したとしても、これは温度や時間でかなり変化するので $\pm0.3\sim0$ .

【0005】より、P=BeN0 (W) となる。出力端 子18における雑音の片側電力密度SN(f) は 【0006】 【数2】

 $\int_0^\infty |H(f)|^2 df = Be$ 

5 d B程度が補正の限界である。鎖状符号を用いたシステムに使用する場合、±0.05 d B程度が要求されるので、これでは対応できない。このように、アナログ型の従来の雑音発生装置には、正確な雑音電力密度の雑音を発生できないという問題点があった。

20 【0014】一方、デジタル型の従来の雑音発生装置では、アナログ型の持っている前記問題点、すなわち雑音の電力密度の温度変化・経年変化の問題点、は解消されているものの、レジスタ回路4のクロックは、前述のように分周器3によってシフトクロックから作られ、DAC10への入力は標本化速度がシフトクロックの周波数のMN分の1となる。したがって、標本化定理から、出力の帯域幅はシフトクロックの2MN分の1を超えることができないという問題点があった。標本化速度が遅くては、実用に供することができない。また、アナログ型の従来の雑音発生装置に比べれば、確度の高い雑音電力密度の雑音を発生できるものの、DAC10の変動が含まれてしまうという問題点もあった。

【0015】この発明の目的は、前述の問題点を解消し、正確な雑音電力密度の雑音を発生することができるとともに、実用に供することができる標本化速度をもつ雑音発生装置を実現することである。

[0016]

【課題を解決するための手段】前記課題を解決するために、第1の発明の雑音発生装置は、発生される雑音の電 40 力密度の経年変化、温度変化等を除去するために、デジタル的に白色雑音を発生させることとした。そして、デジタル的に白色雑音を発生させるに当たっては、LFSR回路と該LFSR回路のシフトクロックをMN分周したクロックでデータが更新されるレジスタ回路とを用いて(Mビット/チャンネル)×Nチャンネルのビットで表される一様乱数(M系列)を発生させ、標本化速度を上げるために、N-1個の2状態の係数を発生する係数発生回路と前記NチャンネルのうちN-1個の各チャンネルに属するMビット単位でビットを操作するビット操 60 作回路とを用いて、各チャンネルに対応する前記係数の

状態に基づいてビット操作を施した後、ビット操作が施 されたN-1チャンネルの各Mビットとビット操作が施 されていない残り1チャンネルのMビットと所定のバイ アス値とを加算回路で加算してKビットの信号として出 力することとした。

【0017】すなわち、第1の発明の雑音発生装置は、 所定の周波数のシフトクロックを発生するクロック発生 回路と、複数のフリップフロップを含み、前記シフトク ロックをクロック入力として第2の所定の整数組の所定 のピット数を有する並列出力を出力する線型帰還シフト レジスタ回路と、前記シフトクロックを受けて、該シフ トクロックの周波数を第1の所定の整数分の1に分周し た標本クロックおよび該標本クロックの周波数を前記第 2の所定の整数分の1に分周した更新クロックを発生す る分周器と、前記第2の所定の整数よりも1だけ少ない 個数の2つの状態のうちのいずれか1つの状態を示す2 値の係数からなっており、かつ、該係数の順列の先頭に 所定の状態を示す1個の係数を付加したものが互いに直 交するような係数の組を、前記第2の所定の整数と等し い組数、前記標本クロック毎に順次1組ずつ繰り返し出 力する係数発生回路と、前記線型帰還シフトレジスタ回 路の前記第2の所定の整数組の並列出力および前記更新 クロックを受けて、該更新クロック毎に状態が更新され た前記第2の所定の整数組の並列出力を出力するレジス 夕回路と、各々が係数入力と前記所定のピット数の並列 入力および前記所定のピット数の並列出力とを有し、並 列入力に前記レジスタ回路の並列出力を受け、かつ、係 数入力に前記係数出力を受けて、係数入力値に応じた演 算を並列入力値に施し、結果を並列出力値として出力す る、前記第2の所定の整数よりも1だけ少ない個数のビ ット操作回路と、前記レジスタ回路の並列出力のうち前 記ピット操作回路に接続されていない1組の並列出力お よび前記ビット操作回路の並列出力を受けて、それらの 並列出力値の総和に所定のバイアス値を加える演算を行 う加算回路とを備えている。

【0018】第2の発明の雑音発生装置ではさらに、D ACの変動を除去するために、波形発生回路とマルチプ レクサとを設けて所定周波数 f 0 で一定振幅の例えば正 弦波信号を発生させ、マルチプレクサの切り換えにより 前記正弦波信号を出力してその電力C〔W〕を測定して 雑音の両側電力密度(以下、PSDという。)を求める こととした。

【0019】すなわち、第2の発明の雑音発生装置は、 所定の周波数のシフトクロックを発生するクロック発生 回路と、複数のフリップフロップを含み、前記シフトク ロックをクロック入力として第2の所定の整数組の所定

6

のピット数を有する並列出力を出力する線型帰還シフト レジスタ回路と、前記シフトクロックを受けて、該シフ トクロックの周波数を第1の所定の整数分の1に分周し た標本クロックおよび該標本クロックの周波数を前記第 2の所定の整数分の1に分周した更新クロックを発生す る分周器と、前記第2の所定の整数よりも1だけ少ない 個数の2つの状態のうちのいずれか1つの状態を示す2 値の係数からなっており、かつ、該係数の順列の先頭に 所定の状態を示す1個の係数を付加したものが互いに直 交するような係数の組を、前記第2の所定の整数と等し い組数、前記標本クロック毎に順次1組ずつ繰り返し出 力する係数発生回路と、前記線型帰還シフトレジスタ回 路の前記第2の所定の整数組の並列出力および前記更新 クロックを受けて、該更新クロック毎に状態が更新され た前記第2の所定の整数組の並列出力を出力するレジス 夕回路と、各々が係数入力と前記所定のビット数の並列 入力および前記所定のピット数の並列出力とを有し、並 列入力に前記レジスタ回路の並列出力を受け、かつ、係 数入力に前記係数出力を受けて、係数入力値に応じた演 20 算を並列入力値に施し、結果を並列出力値として出力す る、前記第2の所定の整数よりも1だけ少ない個数のビ ット操作回路と、前記レジスタ回路の並列出力のうち前 記ピット操作回路に接続されていない1組の並列出力お よび前記ピット操作回路の並列出力を受けて、それらの 並列出力値の総和に所定のバイアス値を加える演算を行 う加算回路と所定周波数の波形を標本化した標本値を、 前記標本クロックに同期して出力する波形発生回路と、 前記波形発生回路の出力と前記加算回路の出力のうちの いずれか一方を切換信号に応じて選択し出力するマルチ 30 プレクサとを備えている。

【0020】図1は第1の発明の原理図を、図2は第2 の発明の原理図を示す。これらの図に基づいて作用を説 明する。クロック発生回路1からのシフトクロックで駆 動されるレビット長のLFSR回路2からレビットの一 様乱数を発生させる。必要な各チャンネルの一様乱数の ピット数をMピットとする。チャンネル数をNとする。 必要なM×Nピットの一様乱数を得るためには、LFS RをM×N回シフトさせればよい。中心極限定理から  $Z = x (0) + x (1) + \cdots + x (N-1) + (N$ 40 / 2]

はガウス分布する乱数になる。ここで、〔N/2〕はN /2を超えない最大の整数とする。各xはMビットの2 の補数形式の整数とし、i=0, 1, 2, ・・・, (N -1) において、

[0021]

【数 5 】

 $x(i) \in (-2^{M-1}, -2^{M-1} + 1, \cdots,$ 

【0022】が成立する。x(i)は上記範囲に一様分 布する乱数である。従って、中心極限定理から、

E(Z) = 0

 $\sigma$ の2乗=E [Zの2乗] = (2のM乗) ×N/12 である。ここで、Eは平均値を与える凾数である。ビッ ト操作回路6において、x(i)を構成する全てのビッ トを論理否定したり、しなかったりする。あるいは、並

$$x^{-1}(i) \in \{-2^{M-1}, -2^{M-1} + 1, \cdots, -2^{M-1} + 1, \cdots$$

び替え等を行うときもある。x(i)を構成する全ての ピットを否定するときはピット操作回路6の係数入力が 1のときとする。該入力が0のときはそのまま出力す る。該ビット操作回路6でx(i)を構成する全てのビ ットを否定したときの出力をx´(i)とすると、

8

[0023]

【数 6】

【数7】

-1, 0, 1, 2, ...,  $2^{M-1}-1$ }

【0024】加算回路7の出力は、

[0025]

$$Z'=g(C_0, x(0))+g(C_1, x(1))+\cdots$$

$$\cdots + g(C_{N-1}, x(N-1)) + (N/2)$$

[0026]

$$y(i) = g(C_i x(i))$$

【0027】は、加算回路7の入力を意味する。Ciは 係数入力であって、

[0028]

【数 9 】

$$x^{(i)} = g(1, x(i)) = y(i)$$

[0029]

【数10】

$$x(i) = g(0, x(i)) = y(i)$$

【0030】である。従って、y(i)もまたx(i)  $w = (-1)^{c_0}u(0) + (-1)^{c_1}u(1) + \cdots$ 

【数 8 】

$$i = 0, 1, 2, \dots, N-1$$

と同一の分布をする。

[0031]

【数11】 20

$$x(i)/2^{M} = u(i)$$

【0032】とすると、u(i)は-1/2以上1/2 以下で一様分布をする乱数とみなすことができる。

[0033]

【数12】

$$\cdots + (-1)^{c_{N-1}} u (N-1)$$

mard) 行列をH=〔hij〕とする。行列の転置行列 を右上のTで表す。

[0035]

【数13】

$$\mathbf{H}^{\mathsf{T}} = (\mathbf{h}_{i,i})$$

【0036】である。アダマール行列は、

[0037]

【数14】

$$h_{i,i} \in \{-1, 1\}$$

 $w_i = h_{i1}u(0) + h_{i2}u(1) + \cdots + h_{iN}u(N-1)$ 

【0034】 $N \ge 4$ とし、N次のアダマール(Hada  $\it{30}$  【0038】であり、直交行列である。アダマール行列 が存在すれば、hil=hlj=1とすることができる。

[0039] 【数15】

$$\frac{1}{N}HH^{T}=1$$

【0040】ここで、IはN次の単位行列を意味する。

[0041]

【数16】

【0042】とするとき、wi, wj は直交する。期待 値Eは

[0043]

【数17】

E (w, w, ) = 
$$\begin{cases} 0 & (i \neq j) \\ \sigma^2 & (i = j) \end{cases}$$

[0044]

【数18】

 $h_{ii} = (-1)^{cii}$ 

【0045】とし、係数発生回路5より時刻tにおい  $T, i = ((t/T) \mod N) + 1, Ci, 2, Ci, 3$ , ・・・, Ci,NのN-1個を並列に出力する。Tは 標本クロックの周期である。Ci,1 は常に1なので、あ えて係数出力とする必要がない。単位標本時間Tが経過 したとき、iを1ずつ増加させ、N単位で巡回させる。 N=12のときのアダマール行列の例と係数発生回路5 50 からのN-1ビットの出力を図3に示す。図3について

は、第1の実施の形態の係数発生回路5の説明の中で詳細に述べる。

【0046】 【数19】

 $Zi = x (0) + g (Ci2, x (1)) + \cdots$ 

 $\cdots + g (CiN, x (N-1)) + (N/2)$ 

【0047】は直交する。

[0048]

【数20】

$$E (Zi Zj) = \begin{cases} 0 & (i \neq j) \\ \sigma^2 & (i = j) \end{cases}$$

【0049】従って、 $M \times N$ ビットのLFSR回路2のシフトの間にN標本の独立なガウス乱数が加算回路7から出力される。すなわち、Z1, Z2, ···, ZNである。次の、

[0050]

【数21】

【0051】はLFSRを $M \times N$ ビットシフトさせてから発生させる。このことから、Z1の発生速度はシフトクロックの周波数を f ckHz とすると f ck/M [サンプル/秒] である。

【0052】以上の作用は第2の発明の雑音発生装置も同様である。第2の発明の雑音発生装置の作用をさらに説明する。所定周波数 f0 における雑音のPSDは、

[0053]

【数22】

$$Sw(f0)=TC\gamma^2$$

【0054】ここで、 $\gamma$ はDAC10の入力における数値化雑音のRMS(実効値)と正弦波のRMSとの比である。したがって、まずマルチプレクサ9の切り換えを正弦波発生側とし、電力C〔W〕を電力計で測り数22によってSw(f0)に変換し、マルチプレクサ9の切り換えを雑音発生側とすれば、DAC10の変動が除去された前記電力密度の雑音を発生させることができる。

【0055】図4の構成において、標本速度1/Tで、0,0,0,・・・,0,1,0,0,・・・ なる標本化インパルスをDAC10に入力したときのDAC10以後、測定点12までの応答をh(t)とする。DAC10以後の構成は線型回路なので、任意の系

a sin 
$$(2\pi i f 0 T)$$

が入力される。 a は該正弦波の振幅であり、 f0 は該正弦波の周波数である。 f0 は、その絶対値が 1/(2 T) より小である限り任意であって、校正点周波数と呼

$$Sc(f) = \frac{A(f)}{T^2} \cdot \frac{a^2}{2} \cdot \left(\frac{1}{2}\delta(f-f0) + \frac{1}{2}\delta(f+f0)\right)$$

列、 ・・・, Z-2, Z-1, Z0, Z1, Z2, ・・・ を標本速度1/TでDAC10に入力したときの測定点 10 12の応答は、

[0056]

【数23】

$$Z(t) = \sum_{i=-\infty}^{\infty} Z_i \cdot h(t-iT)$$

【0057】となる。h (t) の周波数応答H (f) は、

[0058]

【数24】

$$H(f) = \int_{-\infty}^{\infty} h(t) e^{-j2\pi ft} dt$$

【0059】である。電力増幅率A(f)を

[0060]

【数25】

$$A(f) = |H(f)|^{2}$$

 $[0\ 0\ 6\ 1]$  とする。Zi がE[Zi] = 0

[0062]

【数26】

$$E (Zi Zj) = \begin{cases} 0 & (i \neq j) \\ \sigma^2 & (i = j) \end{cases}$$

【0063】であるとき、Z(t)のPSDは

[0064]

30

【数27】

[0066]

【数28】

$$Sw(f) = \frac{A(f)}{T} \sigma^2 \qquad (W/Hz)$$

【0065】となる。すなわち、図5の構成において、 切り換え信号をマルチプレクサ9が雑音側に接続される ように選択したとき測定点12におけるPSDはSw 40 (f)となる。マルチプレクサ9が正弦波側に接続され るよう切り換え信号を選ぶと、DAC10には標本化速 度1/Tの

 $i = \cdot \cdot \cdot, -1, 0, 1, 2, \cdot \cdot \cdot$ 

ぶ。このときの、測定点12のPSDは

【0067】である。ここで、 $\delta(f)$ はディラックの デルタ凾数である。測定点12における電力Cは、この

 $C = [A(f0)/(T02 \oplus)] \times [(a02 \oplus)/2]$ 

である。電力 C は電力計 1 3 で測る。これから直ちに、 校正周波数 f0 における雑音のPSDは

[0068]

【数29】

#### $Sw(f0) = TC\gamma^2$

【0069】と決定する。これは、片側雑音電力密度N  $0 = 2 TC (\gamma 0 2 乗) に相当する。ここで、<math>\gamma = \sigma /$  $(a/\sqrt{2}) = (DAC入力雑音のRMS値)/(DA$ C入力正弦波のRMS値) はa, σが定数なので、定数 である。N=12ではa=6 σ程度にする。( $\gamma$  の 2 乗) = 0. 055となる。目的の周波数付近にf0を選 び、切り換え信号を正弦波とし測定点12でCを測定 し、切り換え信号を雑音とすれば、 $TC(\gamma o2 乗)$ の PSDの雑音が f 0付近に発生する。以下、具体的に実 施の形態を説明する。

[0070]

【発明の実施の形態】本発明の第1の実施の形態は第1 の発明を実施する形態であり、全体の構成としては図6 に示すものである。図6に示す各部の詳細は、LFSR 回路2については図7、分周器3については図8、係数 発生回路5については図9、ピット操作回路6について は図10、加算回路7については図11にそれぞれ示 す。図6に示す他の各部、クロック発生回路1、レジス 夕回路4については周知技術であるからその詳細は省略 する。

【0071】本実施例では、L=95, N=12, M= 5 (中心極限定理:Nが12だとほとんど完全なガウス 分布になる。DACのビット数が8、N/2は6で3ビ ット未満だから5としている。)とする。標本化速度1 **/Tはシフトクロックの周波数の5分の1である。** 

【0072】まず、図6に基づいて、全体の構成とその 動作を説明する。クロック発生回路1の出力はLFSR 回路2と分周器3に接続され、分周器3の2つの出力の うち一方は係数発生回路5の更新クロック入力とレジス 夕回路4の共通クロック入力に、他方は係数発生回路5 の標本クロック入力に接続されている。LFSR回路2 にはクロック発生回路1のシフトクロックの他図示しな い外部の入力手段から初期値データ、初期値クロックお よび初期化選択の各信号から成る初期値入力が入力され るようになっている。前記LFSR回路2のパラレル出 力はレジスタ回路4のパラレル入力に接続されている。 該レジスタ回路4のパラレル出力Mピット×N組はN-1個のピット操作回路6のパラレル入力に各々Mピット ずつ接続され、残りのMビットは加算回路7に接続され ている。係数発生回路5には前記分周器3からの入力の 他、図示しない外部の入力手段から初期値データが入力 50 とき

(W)

されるようになっている。該係数発生回路5のN-1本 の係数出力は前記N-1個のビット操作回路6に各々1 本ずつ接続され、ビット操作回路6のパラレル出力はそ れぞれ加算回路7の入力に接続されている。該加算回路 7にはまたパイアス値が入力されるようになっている。 【0073】クロック発生回路1で発生されたシフトク ロックはLFSR回路2と分周器3に入力する。LFS R回路2にはクロック発生回路1のシフトクロックの他 図示しない外部の入力手段から初期値データ、初期値ク ロックおよび初期化選択の各信号から成る初期値入力が 入力されるようになっており、初期化選択信号によって 初期化が選択されると、初期値クロックごとに初期値デ ータがシリアルに入力されLFSR回路2内のデータの 初期化が行われる。初期化が行われた後は、LFSR回 路2のパラレル出力端子には、シフトクロックが所定数 入力されるごとに(2の95乗)-1の周期のM系列が 20 発生する。分周器3からは該シフトクロックに基づい て、標本クロックと更新クロックとが出力される。標本 クロックはシフトクロックをM分周したものであり、更 新クロックはシフトクロックをM×N分周したものであ る。ここで、MおよびNは前述のMビット×N組のMお よびNである。LFSR回路2のパラレル出力信号はレ ジスタ回路4のパラレル入力端子に入力され、レジスタ 回路4のパラレル出力端子に更新クロックごとに更新さ れて出力される。該レジスタ回路4のパラレル出力信号 N×MビットはN-1個のビット操作回路6のパラレル 入力端子に各々Mビットずつ入力され、残りのMビット は加算回路7のパラレル入力端子に入力される。係数発 生回路5は外部の入力手段からの初期値データで更新ク ロックごとに初期化され、初期化の後、次の初期化まで は標本クロックごとに係数を巡回させて新たな係数の組 を生成し出力する。また、後に詳述するが、更新クロッ クごとに全係数が"1"である係数の組を出力する。各 ビット操作回路6では入力されたMビットのパラレル信 号に対して、入力された係数で指示されたビット操作を 施して出力する。加算回路7は各ビット操作回路6でビ ット操作が施されたMビットのパラレル信号N-1個と レジスタ回路4から直接送られたMピットのパラレル信 号1個とパイアス値とを全て加算してKピットのパラレ ル信号として出力する。 すなわち、シフトクロックM ×N個ごとにLFSR回路2から出力されるM系列1つ を基に、シフトクロックM×N個後に次のM系列が出力 されるまでに、N標本の独立なガウス乱数を加算回路7

【0074】次に、各回路の詳細を説明する。図7に示 すLFSR回路2は、生成多項式

[0075]

から出力する。

40

【数30】

#### $x^{95} + x^{11} + 1 = f(x)$

【0076】に基づく。数30はGF(2の95乗)の 原始多項式で最も項数の少ないものとして知られてい る。この生成多項式は原始多項式であるので、(2の9 5乗)-1の周期のM系列が、このLFSR回路2から 発生する。

【0077】本実施の形態のLFSR回路2は、2つの 、マルチプレクサ21、22と95個のフリップフロップ (以下、EXORという。) 23とから構成されてい る。2つのマルチプレクサ21,22の切り換えを選択 する端子にはいずれも初期化選択信号が入力されるよう になっており、マルチプレクサ21の共通端子は95個 のフリップフロップ201, 202, , ……, 295の クロック入力端子と接続されている。また、マルチプレ クサ21の2つの入力端子のうち一方の端子には初期値 クロックが、他方の端子にはシフトクロックが入力され るようになっている。マルチプレクサ22の共通端子は フリップフロップ201のD端子に接続されている。そ して、フリップフロップ201のQ端子はフリップフロ ップ202のD端子に、フリップフロップ202のQ端 子はフリップフロップ203のD端子に、以下、フリッ プフロップ294のQ端子がフリップフロップ295の

D端子に接続されるまで、フリップフロップ201, … …, 294のQ端子がフリップフロップ202, ……, 295のD端子に次々に接続されている。各フリップフ ロップ201, ……, 295のQ端子からの出力のうち 出力Q11と出力Q95とはEXOR23へ入力される ようになっており、出力Q1~Q60はこのLFSR回 路2の出力となっている。EXOR23の出力は前記マ ルチプレクサ22の2つの入力端子のうち一方の端子に 入力され、他方の端子には初期値データが入力されるよ  $201, 202, \dots, 295$ と1つの排他論理和回路 10 うになっている。2つのマルチプレクサ21, 22の初 期化選択信号による切り換えはマルチプレクサ21で初 期値クロックが選択されているときはマルチプレクサ2 2では初期値データが選択され、マルチプレクサ21で シフトクロックが選択されているときはマルチプレクサ 22ではEXOR23の出力が選択されるようになって いる。図7の初期化選択信号、初期値クロックおよび初 期値データは図6ではまとめて初期値入力と表わされて

14

【0078】表1のx(0)~x(11)を2の補数形 20 式の整数とみなすと、各x (i) は-16以上15以下 の範囲の全ての整数値を一様にとる一様乱数とみなせ

[0079]

【表 1 】

Q1, Q2, Q3, Q4, Q5 の5ビットから構成される整数 x(0)

Q6, Q7, Q8, Q9, Q10 の5ピットから構成される整数 x (1)

Q11, Q12, Q13, Q14, Q15 の5ピットから構成される整数 x(2)

: : : :

Q56, Q57, Q58, Q59, Q60 の5ピットから構成される整数 x (11)

【0080】初期化選択を初期値側になるようにする と、シリアルデータ(初期値データ)をマルチプレクサ 22を経由してLFSR回路2の各フリップフロップ2 01~295に入れることができる。

【0081】このように初期値が任意に設定できるよう になっていると、LFSR回路から発生するM系列の開 始点を任意に設定できる。したがって、本実施の形態の 装置が複数台あれば、それらの装置から互いに直交す る、換言すれば独立な雑音を発生することができる。も ちろん、初期値データが任意に設定できるようになって いることは本装置に必須ではなく、LFSR出力をクリ アして全出力を"1"とし、M系列の開始点とするように してもよい。例えば、生成多項式を

[0082]

【数31】

[0084] 【数32】

$$S = \begin{pmatrix} h_1 & h_2 & h_3 & \cdots & h_L \\ 1 & 0 & 0 & \cdots & 0 \\ 0 & 1 & 0 & \cdots & 0 \\ 0 & 0 & 1 & \cdots & 0 \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ 0 & 0 & 0 & \cdots & 0 \end{pmatrix}$$

【0085】となる。初期値データを列ベクトルの形で Q=(Q1, Q2, ……, Q95) の転置ベクトルとする と、初期状態Qからシフトクロックnパルス後のLFS R回路2の出力の状態は

[0086]

【数33】

$$Q' = S^{\alpha} \cdot Q$$

【0087】である。行列の演算は位数2のガロア体の

【0083】とすると、遷移行列は

演算とする。n=(2のK乗)のときは(Sのn乗)は K回の行列の乗算で計算できる。K<95であって、十 分大きなKについて(Sのn乗)を計算し、(Sのn 乗) Qの列ペクトル(Q1', Q2', Q3', ……, QL') の転置ペクトルをLFSR回路2に初期値として入力す れば、Qを初期値として入力した第1の本装置の雑音、 Q'を初期値として入力した第2の本装置の雑音は独立 である。前記LFSR回路2の出力Q1~Q95のうち 出力Q1~Q60はレジスタ回路4に入力され、シフト クロック60パルス毎にレジスタ回路4の値はそのとき 入力されているQ1~Q60の値に更新される。

【0088】分周器3は図8に示すように、入力される シフトクロックをM分周する第1の分周器31の後にN 分周する第2の分周器32が接続されて構成されてお り、第1の分周器31は標本クロックを第2の分周器3 2は更新クロックを出力する。図8および上述の説明中 のM, Nは本実施の形態では前述のようにM=5, N= 12である。

【0089】レジスタ回路4の入出力は本実施の形態で は60ビット (M=5ビット×N=12組) である。レ ジスタ回路4の出力は表1に示すように5ピットずつま とめられ、x (1), x (2), …, x (11) それぞ れについてピット操作回路6, …, 6が入る。残りの5 ビットx(0)についてビット操作回路6が入らないの は、該5ビットはビット操作が不要でレジスタ回路4の 出力がそのまま加算回路 7 に入力されればよいからであ る。

【0090】係数発生回路5の詳細は図9に示されてい る。前述のように本実施の形態ではNを12としている ので、本係数発生回路5は、入出力が11ビットの並列 入出力型シフトレジスタ53、11個の2入力の論理積 回路(以後、2入力ANDという。) 55, 55, …, 55、論理否定回路(以後、NOTという。) 51, 5 4、およびフリップフロップ52から成り、前記標本ク ロックが並列入出力型シフトレジスタ53のSCK入力お よびNOT51の入力に入力され、並列入力許可信号 (前記更新クロック)がNOT54の入力およびフリッ プフロップ52のD入力に入力されるようになってい る。また、NOT51の出力はフリップフロップ52の クロック入力に、フリップフロップ52のQ出力は並列 入出力型シフトレジスタ53のSENB 入力に、NOT5 4の出力は11個の2入力AND55, 55, …, 55 のそれぞれ一方の入力に共通に接続されており、2入力 AND 5 5, 5 5, …, 5 5 のそれぞれ他方の入力には 並列入出力型シフトレジスタ53のP0出力が接続され ている。さらに、前記2入力AND55, 55, …, 5 5のうちの1つ、係数Ci,12を出力する2入力AND5 5の他方の入力に接続されている並列入出力型シフトレ ジスタ53のP0出力1ピットは並列入出力型シフトレ ジスタ53のSI入力にも接続されている。そして、並 50 フト許可 (SENB) をしないようにしているので、並列

列入出力型シフトレジスタ53のPI入力には係数の初 期値C2,2、C2,3、C2,4、C2,5、C2,6、C2,7 、C2,8、C2,9、C2,10、C2,11およびC2,12が入 力され、2入力AND55,55,…,55のそれぞれ の出力は係数Ci,2、Ci,3、Ci,4、Ci,5、Ci,6 、Ci,7、Ci,8、Ci,9、Ci,10、Ci,11およびC i,12をN-1個のビット操作回路6, …, 6へ出力する ようになっている。

【0091】レジスタ回路4の出力60ピットを5ピッ トずつの12グループに分けた各グループに、12次の アダマール行列の(第1行から第12行までの)各行の 12個の各要素をそれぞれ係数に対応させ、該係数が示 す2つの状態で指定されるビット操作を施して加算回路 7に送るようにしている。そして、第1行に相当する係 数12個一組(C1,1、C1,2、C1,3、C1,4、C1, 5 . C1,6 . C1,7 . C1,8 . C1,9 . C1,10, C1,11 およびC1,12) から第12行に相当する係数12個一組 (C12, 1, C12, 2, C12, 3, C12, 4, C12, 5, C12, 6, C12,7、C12,8、C12,9、C12,10 、C12,11 およびC 12,12) まで順次出力される係数が変化する。レジスタ 回路4の1種類の出力から、第1行乃至第12行に相当 する係数により指定されるビット操作が施されて、加算 回路7の12種類の入力が作られることになる。12次 のアダマール行列の第1列から第12列はそれぞれレジ スタ回路4の出力の第1組から第12組に施されるビッ ト操作を指定する。12次のアダマール行列は図3 (a) に示すように、第1列(相当する係数は、C1, 1, C<sub>2</sub>, 1, C<sub>3</sub>, 1, C<sub>4</sub>, 1, C<sub>5</sub>, 1, C<sub>6</sub>, 1, C<sub>7</sub>, 1 、C8,1、C9,1、C10,1、C11,1およびC12,1) は 全て"1"である。したがって、本実施の形態の回路で は、レジスタ回路4の出力60ビット12組のうち1つ の組5ビットの回路にビット操作回路6が挿入されてい ない。係数が変化しないからである。

【0092】N次アダマール行列で第1行と第1列を取 り除いた残りの(N-1)次正方行列は巡回行列にでき ることが知られている。そこで、本実施の形態では、 (12-1) 次正方行列の列成分を巡回型のシフトレジ スタで発生している。図3(a)のアダマール行列の第 1行は全て"1"であるので、第1行に相当する係数を 出力するときは、2入力AND55,55,…,55の 40 それぞれ一方の入力に共通に接続されているNOT54 の出力を"0"として、C1,2、C1,3、C1,4、C1, 5 . C1,6 . C1,7 . C1,8 . C1,9 . C1,10, C1,11 およびC1,12全てに"0"を出力する。ここで、図3 (a) のアダマール行列の要素 "1" 〔= (-1) の0 乗〕はCi,jでは"0"に相当し、要素"-1" [= (-1) の1乗] はCi,j では"1"に相当する。第1 行を係数発生回路5から出力するときは、フリップフロ ップ52によって並列入出力型シフトレジスタ53のシ

入出力型シフトレジスタ53のシフトは行われない。

【0093】次に、並列入出力型シフトレジスタ53に 初期値C2,2、C2,3、C2,4、C2,5、C2,6、C2, 7、C2,8、C2,9、C2,10、C2,11およびC2,12とし て、それぞれ前記(12-1)次正方行列の第1行の各 要素に対応する1,0,1,0,0,0,1,1,1, 0, 1をパラレルロードする。この後のサイクルでは標 本クロック毎にロードされた値を巡回させて、(12-1) 次正方行列の第2行に相当する係数C3,2 、C3,3 C3, 4 C3, 5 C3, 6 C3, 7 C3, 8 C3, 9、C3,10、C3,11およびC3,12~第11行に相当する 係数C12,2、C12,3、C12,4、C12,5、C12,6、C12, 7、C12,8、C12,9、C12,10 、C12,11 およびC12,12 を得る。(12-1)次正方行列の第1行~第11行 に相当する係数すなわち12次アダマール行列の第2~ 第12行に相当する係数を出力するときは、NOT54 の出力を"1"としておく。並列入出力型シフトレジス タ53への上記初期値ロードは毎回行わなくとも、電源 投入時にシリアル形式でLFSRを初期化するのと同様 の方法で初期化し、後は巡回させるようにしてもよい。 【0094】アダマール行列はN=12以外にも、N= 4, 8, 16, 20等が使用できる。行列の行と行また は列と列を入れ換える等の簡単な変換で第1行成分、第 1列成分を除いたN-1次行列を巡回行列にすることが できる。

生回路5の出力Ci,2~Ci,12の標本化クロックに対す る変化を示している。Ci,1 (C1,1 ~ C12,1) は、図 3 (a) のアダマール行列の第1列に対応しており、前 述のように、アダマール行列の要素 "1" はCi,j では "0"に対応させ、要素"-1"はCi,jでは"1"に 対応させているので、全て"0"となる。Ci,2 (C1, 2 ~ C12, 2) は、第2列に対応しており、該第2列は、 "1, -1, -1, 1, -1, -1, -1, 1, 1, 1, -1, 1"  $rac{1}{0}$   $rac{1}{0}$   $rac{1}{0}$   $rac{1}{0}$   $rac{1}{0}$   $rac{1}{0}$   $rac{1}{0}$ 1, 1, 0, 0, 0, 1, 0"となる。以下、同様にし て、Ci,12 (C1,12~C12,12) は、"0, 1, 0, 1, 1, 1, 0, 0, 0, 1, 0, 1"となる。 【0096】図10に本実施の形態のビット操作回路6 の詳細を示す。ビット操作回路6は5個のEXOR6 1, …, 65から成り、それぞれ2つの入力端子の一方 には係数入力が共通に入力され、他方の入力端子には前 記レジスタ回路4の出力5ピット(X0~X4)が入力 されるようになっている。係数入力が1のときは、入力 の論理否定が出力(Y0~Y4)され、係数入力が0の ときは、入力がそのまま出力される。本実施の形態では ビット操作回路6を11個備えている。これらのビット 操作回路 6, …, 6 はレジスタ回路 4 より 5 ビットずつ のデータx (1)  $\sim x$  (11) を受け、ビット操作を施

【0095】図3(b)に示すタイムチャートは係数発

する。

【0097】加算回路7の詳細を図11に示す。本実施の形態では前述のようにN=12、M=5としているので、加算回路7はキャリ入力(C)を1とした5ピットの全加算器71,…,71(第1段目)、キャリ入力を0とした6ピットの全加算器73,…,73(第2段目)、キャリ入力を0とした7ピットの全加算器75(第3段目)、キャリ入力を0とした8ピットの全加算

18

(第3段日)、キャリ人力をりとした。とり下の宝加昇器 77 (第4段目)、および高速に処理を行うために各 10 段間に挿入された標本クロックがクロック入力に接続されたD型フリップフロップ 72, 74, 76から成っている。図12にM、Nが一般化された加算回路を示す。図13は、図11では各段間に挿入されているD型フリップフロップ 72, 74, 76がない例である。

【0098】加算回路7はレジスタ回路4の出力y (0) = x (0) とピット操作回路6の出力y (0), y (1), ……, y (11) の総和をし、6 (=N/2=12/2)を加える演算を行う。6を加える演算は、本実施の形態の加算回路7では、第1段目の5ピッ20トの全加算器71, …, 71のキャリ入力を1とすることで行っている。加算回路7からは、-186以上186以下の整数が正規分布して発生する。この分散は32である。振幅aとしては186とする。

 $\gamma = 3 \ 2 / (1 \ 8 \ 6 \times 0. \ 7 \ 0 \ 7) = 1 / (6 \times 0. \ 7 \ 0 \ 7) = 0. \ 2 \ 3 \ 5$ 

 $2 \times T \times C \times (\gamma 0.2 \pi) = T \times C \times 0.11$ が雑音電力密度である。DAC10としては8ビット幅のDACが使用できる。

【0099】第2の実施の形態

9 第2の実施の形態は第1の発明を実施する形態であり、全体の構成としては図14に示すものである。図14に示す各部のうち、ビット操作回路6の詳細については図10にそれぞれ示し、加算回路7の詳細については図11を参照する。図14に示す他の各部、クロック発生回路1、レジスタ回路6、については周知技術であるからその詳細は省略する。

【0100】本実施の形態は、N=8とすると、

[0101]

【数34】

40

【0102】はアダマール行列であって、これを使って M=5、L=40とした例である。

【0103】まず、図14に基づいて、全体の構成とそ の動作を説明する。クロック発生回路1の出力はLFS R回路2と分周器3に接続され、分周器3の3つの出力 のうち1つは係数発生回路5の更新クロック入力(CL R) とレジスタ回路4の共通クロック入力に、他の1つ は係数発生回路5の標本クロック入力と加算回路7のク ロック入力に、残りの1つは係数発生回路5の更新クロ ック入力(PLD)に接続されている。LFSR回路2 にはクロック発生回路1のシフトクロックの他図示しな い外部の入力手段から初期値データ、初期値クロックお よび初期化選択の各信号が入力されるようになってい る。 該LFSR回路2のパラレル出力はレジスタ回路4 のパラレル入力に接続されている。該レジスタ回路4の パラレル出力N (=8)  $\times M$  (=5) ピットはN-1 個 のビット操作回路6のパラレル入力に各々Mビットずつ 接続され、残りのMビットは加算回路7に接続されてい る。係数発生回路5には前記分周器3からの入力の他、 図示しない外部の入力手段から初期値データが入力され 20 るようになっている。 該係数発生回路5のN-1本の係 数出力は前記N-1個のビット操作回路6に各々1本ず つ接続され、ビット操作回路6のパラレル出力はそれぞ れ加算回路7の入力に接続されている。該加算回路7に はまたパイアス値が入力されるようになっている。

【0104】クロック発生回路1で発生されたシフトク ロックはLFSR回路2と分周器に入力する。LFSR 回路2にはクロック発生回路1のシフトクロックの他図 示しない外部の入力手段から初期値データ、初期値クロ ックおよび初期化選択の各信号が入力されるようになっ ており、初期化選択信号によって初期化が選択される と、初期値クロックごとに初期値データがシリアルに入 力されLFSR回路2内のデータの初期化が行われる。 初期化が行われた後は、LFSR回路2のパラレル出力 端子には、シフトクロックが所定数入力されるごとにM 系列が発生する。分周器3からは該シフトクロックに基 づいて、標本クロックと第1および第2の更新クロック とが出力される。標本クロックはシフトクロックをM分 周したものであり、第1および第2の更新クロックはそ れぞれシフトクロックをM×N分周したものである。L FSR回路2のパラレル出力信号はレジスタ回路4のパ ラレル入力端子に入力され、レジスタ回路4のパラレル 出力端子に第1の更新クロックごとに更新されて出力さ れる。該レジスタ回路4のパラレル出力信号N×Mビッ トはN-1個のピット操作回路6のパラレル入力端子に 各々Mビットずつ入力され、残りのMビットは加算回路 7に入力される。係数発生回路5は、第1の更新クロッ クによりクリアされて全係数が"1"である係数の組を 出力し、第1の更新クロックに続く第2の更新クロック によって外部の入力手段からの初期値データがロードさ 50 うになっている。

れる。第2の更新クロックごとに初期化されるわけであ るが、初期化の後次のクリアまでは標本クロックごとに 係数を巡回させて新たな係数の組を生成し出力する。各 ビット操作回路6では入力されたMビットのパラレル信 号に対して、入力された係数で指示されたピット操作を 施して出力する。加算回路7は各ビット操作回路6でビ ット操作が施されたMビットのパラレル信号N-1個と

レジスタ回路4から直接送られたMビットのパラレル信

号1個とパイアス値とを全て加算してK(=8)ビット

20

10 のパラレル信号として出力する。

【0105】すなわち、シフトクロックM×N個ごとに LFSR回路2から出力されるM系列1つを基に、シフ トクロックM×N個後に次のM系列が出力されるまで に、N標本の独立なガウス乱数を加算回路7から出力し ている。

【0106】つぎに、各回路の詳細を説明する。図14 に示すLFSR回路2は、生成多項式

[0107]

【数35】

#### $x^{36} + x^{11} + 1 = f(x)$

【0108】に基づく。この生成多項式は原始多項式で あるので、(2の36乗)-1の周期のM系列が、この LFSR回路2から発生する。LFSR回路2を構成す るシフトレジスタ24の長さは、N×M=40ビットで ある。生成多項式は、(xの36乗)+(xの11乗) +1=f(x)を使う。EXOR23の入力はシフトレジスタ24の出力Q11, Q36である。

【0109】図14に示すLFSR回路2は、マルチプ レクサ21,22とシリアルイン・パラレルアウトのシ フトレジスタ24と1つのEXOR23とから構成され ている。マルチプレクサ21,22の切り換えを選択す る端子には初期化選択信号が入力されるようになってお り、マルチプレクサ21の共通端子はシフトレジスタ2 4のクロック入力端子と接続されている。また、マルチ プレクサ21の2つの入力端子のうち一方の端子には初 期値クロックが、他方の端子にはシフトクロックが入力 されるようになっている。マルチプレクサ22の共通端 子はシフトレジスタ24のシリアルイン端子(IN)に 接続されている。シフトレジスタ24のQ端子からの出 40 カのうち出力Q11と出力Q36とはEXOR23へ入 力されるようになっており、出力Q1~Q40はこのL FSR回路2の出力となっている。EXOR23の出力 は前記マルチプレクサ22の2つの入力端子のうち一方 の端子に入力され、他方の端子には初期値データが入力 されるようになっている。マルチプレクサ21,22の 初期化選択信号による切り換えはマルチプレクサ21で 初期値クロックが選択されているときはマルチプレクサ 22では初期値データが選択され、シフトクロックが選 択されているときはEXOR23の出力が選択されるよ

【0110】分周器3は図14に示すように、入力され るシフトクロックを5分周する第1の分周器31の後に 8分周する第2の分周器32が接続されて構成されてお り、第1の分周器31は標本クロックを第2の分周器3 2は更新クロック(前記第1の更新クロック)および更 新クロックと同じ周期で標本クロックの1周期分ずれた 信号(前記第2の更新クロック)を出力する。

【0111】係数発生回路5は並列入力型のシフトレジ スタ56を巡回型シフトレジスタの形に接続して構成さ れている。第2の分周器32の出力1周期の中には第1 の分周器31の出力8周期分が含まれるのであるが、そ の第1の分周器31の出力8周期を時間軸上の位置0か ら7とすると、該位置が0のとき. 前記シフトレジスタ 56は第2の分周器32の更新クロックをCLR入力に 受けてクリヤされ、位置が1のとき更新クロックと同じ 周期で時間軸上の位置が1だけずれた信号(前記第2の 更新クロック)を第2の分周器32からPLD入力に受 けてPI入力の初期値(0,0,1,0,1,1) が並列ロードされる。また、位置が2以上7以下のとき は、前記シフトレジスタ56は標本クロックの立ち上が 20 りで巡回シフトを行う。

【0112】ビット操作回路6(図10)は、第1の実 施の形態のところで説明したので、説明を省略する。

【0113】加算回路7は本実施の形態では前述のよう にN=8、M=5としているので、図11に示す加算回 路7より少ない数の加算器で済み、キャリ入力を1とし た4個の5ビット全加算器71, …, 71 (第1段 目)、キャリ入力を0とした2個の6ビット全加算器7 3, 73 (第2段目)、キャリ入力を0とした1個の7 ビット全加算器 7.5 (第3段目) から成っている。高速 30 C [W] を電力計で測り数 2.2 によって  $S_{W}(f.0)$  に変換 に処理を行うために各段間に標本クロックがクロック入 力に接続されたD型フリップフロップ72,74が挿入 された構成としている。加算回路7はレジスタ回路4の 出力y(0)、ビット操作回路6, …, 6の出力y

(1), ……, y (7) の総和をし、4 (=N/2= 8/2) を加える演算を行う。4を加える演算は、本実 施の形態の加算回路7では、第1段目の5ピットの全加 算器 7 1, …, 7 1 のキャリ入力を 1 とすることで行っ ている。

#### 【0114】第3の実施の形態

本発明の第3の実施の形態は第2の発明を実施する形態 であり、全体の構成としては図15に示すものである。 図15に示す各部の詳細は、LFSR回路2については 図16、分周器3については図8、係数発生回路5につ いては図17、ビット操作回路6については図10(た だし、データのビット数については異なる。)、加算回 路7については図11(ただし、データのビット数につ いては異なる。)、波形発生回路8については図18に それぞれ示す。図15に示す他の各部、クロック発生回 ては周知技術であるからその詳細は図示しない。

22

【0115】本実施の形態では、L=96, N=12, M=8としている。標本化速度1/Tはシフトクロック の周波数の8分の1である。まず、図15に基づいて、 全体の構成とその動作を説明する。波形発生回路8とマ ルチプレクサ9とを除く部分の構成および動作は、第1 の実施の形態で述べたものとほぼ同じである。そこで、 波形発生回路8とマルチプレクサ9とに関連するところ について説明する。部分的には、LFSR回路2と係数 発生回路5も第1の実施の形態と異なるが、その構成お よび動作については後に各部の説明の箇所で述べる。

【0116】分周器3の2つの出力、標本クロックと更 新クロックのうちの標本クロックは、係数発生回路5の 標本クロック入力の他に波形発生回路8にも接続され、 波形発生回路8の出力はマルチプレクサ9の2つの入力 端子の一方に接続されている。マルチプレクサ9の2つ の入力端子の他方には加算回路 7 の出力が接続されてい る。マルチプレクサ9にはまた切り換え信号が入力され るようになっている。

【0117】波形発生回路8からは標本クロックごとに K(=12)ビットの標本値が出力され、マルチプレク サ9に送られる。加算回路7からマルチプレクサ9へは 加算されたKピットのパラレル信号が送られる。マルチ プレクサ9からは切り換え信号によって、前記標本値か 加算されたKピットのパラレル信号かいずれか一方が出 力される。

【0118】本実施の形態の雑音発生装置を用いるとき は、課題を解決するための手段の欄で述べたように、ま ずマルチプレクサ9の切り換えを波形発生側とし、電力 し、マルチプレクサ9の切り換えを雑音発生側とする。 このようにすることで、DAC10の変動が除去された 前記電力密度の雑音を発生させることができる。

【0119】次に、各回路の詳細を説明する。図16に 示すLFSR回路2は、生成多項式

[0120]

【数36】

#### $x^{47} + x^5 + 1 = f(x)$

【0121】に基づく。この生成多項式は原始多項式で 40 あるので、(2の47乗)-1の周期のM系列が、この LFSR回路2から発生する。fck=40MHzのとき、 本LFSR回路2は、周期(2の47乗)-1のM系列 を発生する。一巡するには407日を要するので、十分 な周期である。

【0122】図16に示すLFSR回路2は、2つのマ ルチプレクサ21、22と96個のフリップフロップ2 01, 202, ....., 296と1つのEXOR23とか ら構成されている。2つのマルチプレクサ21,22の 切り換えを選択する端子にはいずれも初期化選択信号が 路1、レジスタ回路4、およびマルチプレクサ9につい 50 入力されるようになっており、マルチプレクサ21の共

通端子は96個のフリップフロップ201,202,… …, 296のクロック入力端子と接続されている。ま た、マルチプレクサ21の2つの入力端子のうち一方の 端子には初期値クロックが、他方の端子にはシフトクロ ックが入力されるようになっている。マルチプレクサ2 1の共通端子はフリップフロップ201のD端子に接続 されている。そして、フリップフロップ201のQ端子 はフリップフロップ202のD端子に、フリップフロッ プ202のQ端子はフリップフロップ203のD端子 に、以下、フリップフロップ295のQ端子がフリップ 10 フロップ296のD端子に接続されるまで、フリップフ ロップ201, ……, 295のQ端子がフリップフロッ プ202, ……, 296のD端子に次々に接続されてい る。各フリップフロップ201, ……, 296のQ端子 からの出力のうち出力Q5と出力Q47とはEXOR2 3へ入力されるようになっており、出力Q1~Q96は このLFSR回路2の出力となっている。EXOR23 の出力は前記マルチプレクサ22の2つの入力端子のう ち一方の端子に入力され、他方の端子には初期値データ が入力されるようになっている。2つのマルチプレクサ 20 21, 22の初期化選択信号による切り換えはマルチプ レクサ21で初期値クロックが選択されているときはマ ルチプレクサ22では初期値データが選択され、マルチ プレクサ21でシフトクロックが選択されているときは マルチプレクサ22ではEXOR23の出力が選択され るようになっている。図16の初期化選択信号、初期値 クロックおよび初期値データは図15ではまとめて初期 値入力と表わされている。

【0123】分周器3(図8)は、第1の実施の形態の ところで説明したので、説明を省略する。M, Nは本実 30 施の形態では前述のようにM=8, N=12である。

【0124】係数発生回路5の詳細を図17に示す。前述の第1および第2の実施の形態では、シフトレジスタを用いて、係数の列を巡回させることで、複数組の係数を順次発生させたが、本実施の形態では、複数組の係数をROMに予め記憶しておき、順次呼び出すことで、係数を発生させている。本実施の形態の係数発生回路5は、アドレス発生回路57、係数を記憶させたROM58、D型フリップフロップ59から構成されている。そして、標本クロックが入力されるごとにアドレス発生回路57からアドレスが発生され、ROM58の該アドレスに記憶されている係数が呼び出されて、D型フリップフロップ59で標本クロックによってタイミングがとられ、係数が出力される。

【0125】ピット操作回路6(図10)および加算回路7(図11)は、第1の実施の形態のところで説明したものとほぼ同じであるが、データのピット数が異なる。ピット操作回路6については、図10ではEXOR5個で構成された5ピット用となっているが、本実施の形態のピット操作回路6はEXOR8個で構成された8

ビット用となる。また、加算回路7については、図11 では5ビットのデータ12個を加算して9ビットのデー タが出力されるようになっているが、本実施の形態の加 算回路7では8ビットのデータ12個を加算して12ビットのデータが出力される。

【0126】被形発生回路8の詳細を図18に示す。本 実施の形態の被形発生回路は正弦被発生回路であり、加 算器81とD型フリップフロップ82から構成される位 相アキュムレータと正弦波を記憶させたROM83およ びスキューを吸収するためのD型フリップフロップ84 から構成される。周波数設定入力にkを入力すると、該 位相アキュムレータからは時刻tにおいて、

 $m = \{(t/T) \cdot k\} mod(2のM'乗)$  が発生する。M' は D型フリップフロップ82 および加算器81のピット数である。<math>ROM83には、

[a  $\sin(2\pi 1/(2\sigma M^{"}))$ ] 1=0, 1, 2, …,  $(2\sigma M^{"})$  乗) -1 の  $(2\sigma M^{"})$  乗) 語が記憶されている。  $M^{"}$  は $M^{"}$  以下の整数である。こうすることによって、波形発生回路 8 からは、

振幅 a 、周波数 f 0 = k / [(2のM 乗)・T] の標本化正弦波が発生する。

【0127】第4の実施の形態

本発明の第4の実施の形態は第2の発明を実施する形態であり、全体の構成としては図19に示すものである。図19に示す各部の詳細は、LFSR回路2については図20、分周器3については図8、係数発生回路5については図14、ピット操作回路6については図10(ただし、データのピット数については異なる。)、加算回路7については図11(ただし、データのピット数については異なる。)、波形発生回路8については図21にそれぞれ示す。図19に示す他の各部、クロック発生回路1、レジスタ回路4、およびマルチプレクサ9については周知技術であるからその詳細は図示しない。

【0128】本実施の形態は、第2の実施の形態と同じアダマール行列(数34)を使ってN=8とし、M=35、L=35とした例である。全体の構成とその動作は、第3の実施の形態で述べたものとほぼ同じである。 LFSR回路2および分周器3は第3の実施の形態と異なるので、それらの構成および動作について説明する。

【0129】本実施の形態のLFSR回路2は、生成多項式

[0130]

【数37】

#### $x^{25} + x^2 + 1 = f(x)$

【0131】に基づく。この生成多項式は原始多項式であるので、(2の35乗)-1の周期のM系列が、この LFSR回路2から発生する。

【0132】図20に示すように本実施の形態のLFS R回路2は、8つの小LFSR回路121, 122,

…, 128と1つのマルチプレクサ21とで構成される。各小LFSR回路121, 122, …, 128はそれぞれ1つのマルチプレクサ121a, 122a, …, 128aと1つのシフトレジスタ121c, 122c, …, 128cと1つのEXOR121b, 122b, …, 128bとから構成されている。1つのマルチプレクサ21と各小LFSR回路121, 122, …, 128のマルチプレクサ121a, 122a, …, 128aの切り換えを選択する端子にはいずれも初期化選択信号が入力されるようになっており、マルチプレクサ21の 10共通端子は8個のシフトレジスタ121c, 122c, …, 128cのクロック入力端子と接続されている。また、マルチプレクサ21の2つの入力端子のうち一方の端子には初期値クロックが、他方の端子にはシフトクロックが入力されるようになっている。

【0133】各小LFSR回路121, 122, …, 1 28内では、各マルチプレクサ121a, 122a, …, 128aの共通端子は各シフトレジスタ121c, 122c, …, 128cのSIN端子(シリアル入力端子 SIN) に接続されている。そして、各シフトレジスタ1 21c, 122c, …, 128cのQ端子の内Q2とQ 35 はそれぞれEXOR121b, 122b, ..., 12 8bの2つの入力端子に接続され、EXOR121b, 122b, …, 128bの出力端子はマルチプレクサ1 21a, 122a, …, 128aの2つの入力端子の一 方の入力端子に接続されている。また、小LFSR回路 121のマルチプレクサ121aの他方の入力端子には 初期値データが入力されるようになっており、小LFS R回路121につながる小LFSR回路122のマルチ プレクサ122aの他方の入力端子には小LFSR回路 121のシフトレジスタ121cの出力端子Q35が接 続され、小LFSR回路122につながる小LFSR回 路123のマルチプレクサ123aの他方の入力端子に は小LFSR回路122のシフトレジスタ122cの出 力端子Q35が接続され、以下同様にして、小LFSR 回路122, 123, …, 127につながる小LFSR 回路123,124,…,128のマルチプレクサ12 3 a, 1 2 4 a, …, 1 2 8 a の他方の入力端子には小 LFSR回路122, 123, …, 127のシフトレジ スタ122c, 123c, …, 127cの出力端子Q3 5が接続される。小LFSR回路121, 122, …, 128のシフトレジスタ121c, 122c, ..., 12 8 c の各出力Q 1 ~ Q 3 5 はこのL F S R 回路 2 の出力 となっている。

【0134】各マルチプレクサ21, 121a, 122 a, …, 128aの初期化選択信号による切り換えはマルチプレクサ21で初期値クロックが選択されているときはマルチプレクサ121aでは初期値データが、マルチプレクサ122a, 123a, …, 128aでは前段の小LFSR回路121, 122, …, 1270シフト 50

レジスタ121c, 122c, …, 127cの出力Q35のデータが選択され、マルチプレクサ21でシフトクロックが選択されているときはマルチプレクサ121a, 122a, …, 128aではEXOR121b, 122b, …, 128bの出力が選択されるようになっている。図20の初期化選択信号、初期値クロックおよび初期値データは図19ではまとめて初期値入力と表わされている。初期値データは、

26

[0135]

10 【数38】

a, Sko a, S2ko a, S3ko a, ......

【0136】の2値のシリアルデータである。(Sの 1  $k0乗)<math>\times$  aは 1 番目の小LFSR回路の初期値データである。

【0137】本実施の形態のようにN個の小LFSR回路でLFSR回路を構成し、各小LFSR回路からM本の出力線を出すと、LFSR回路の出力線はN×M本になり、図1または図2に示す原理図のLFSR回路の出力線の本数と一致する。したがって、第1~第3の実施の形態のように1個のLFSR回路で構成した場合に比べて、標本化速度はN倍となる。ここで、LFSR回路をN/n個の小LFSR回路で構成して、1個の小LFSR回路がらn×M本の出力線を出すようにしてもよく、その場合標本化速度は、第1~第3の実施の形態のように1個のLFSR回路で構成した場合に比べて、N/n倍となる。

【0138】分周器3(図8)は、第1の実施の形態の ところで説明したので、説明を省略する。M, Nは本実 30 施の形態では前述のようにM=35, N=8である。

【0139】係数発生回路5(図14)は、第2の実施の形態のところで説明したので、説明を省略する。

【0140】ビット操作回路6(図10)および加算回路7(図11)は、第1の実施の形態のところで説明したものとほぼ同じであるが、データのビット数が異なる。ビット操作回路6については、図10ではEXOR 5個で構成された5ビット用となっているが、本実施の形態のビット操作回路6はEXOR35個で構成された35ビット用となる。また、加算回路7については、図11では5ビットのデータ12個を加算して9ビットのデータが出力されるようになっているが、本実施の形態の加算回路7では35ビットのデータ8個を加算して38ビットのデータが出力される。

【0141】波形発生回路8を図21に示す。本実施の 形態の波形発生回路8はN'周期のカウンタ85と周期 N'の正弦波

(a sin  $(2\pi m/N')$ )

を記憶したROM83と8ピット幅のD型フリップフロップ84とから構成されている。

50 [0142]

【発明の効果】以上説明したように、第1の発明の雑音 発生装置は、デジタル的に白色雑音を発生させることと し、デジタル的に白色雑音を発生させるに当たっては、 LFSR回路と該LFSR回路のシフトクロックをMN 分周したクロックでデータが更新されるレジスタ回路と を用いて(Mビット/チャンネル)×Nチャンネルのビ ットで表される一様乱数(M系列)を発生させ、N-1 個の2状態の係数を発生する係数発生回路と前記Nチャ ンネルのうちN-1個の各チャンネルに属するMビット 単位でピットを操作するピット操作回路とを用いて、各 10 チャンネルに対応する前記係数の状態に基づいてビット 操作を施した後、ビット操作が施されたN-1チャンネ ルの各Mビットとビット操作が施されていない残り1チ ャンネルのMビットと所定のバイアス値とを加算回路で 加算してKピットの信号として出力することとした。ま た、第2の発明の雑音発生装置は、さらに、マルチプレ クサと波形発生回路とを設けて所定周波数 f 0 で一定振 幅の例えば正弦波信号を発生させ、マルチプレクサの切

〔W〕を測定して雑音の両側電力密度を求めることとし た。

り換えにより前記正弦波信号を出力してその電力C

【0143】以上のようにしたから、正確な雑音電力密 度の雑音を発生することができるとともに、実用に供す ることができる標本化速度をもつ雑音発生装置が実現で きた。また、DACの変動を除去することができるの で、マルチプレクサを雑音側に切り換えると、既知の電 力密度を有し、瞬時値が正規分布に従う白色雑音を正確 に発生できる。マルチプレクサを正弦波に切り換えれ ば、校正周波数 f 0 の正弦波を発生でき、任意の校正点 において、この電力を測定すれば、本装置が雑音を発生 30 した際、該雑音の該測定点における電力密度を正確に確 定できる。この確定された電力密度は本装置から該校正 点までの伝達凾数には無関係に

 $N0 = 2 TC (\gamma \sigma 2 乗)$ 

である。この発明の雑音発生装置を用いれば、正確なE b N0 Rを設定でき、デジタル通信用復調回路の正確な 評価が可能となる。

#### [0144]

【図面の簡単な説明】

- 【図1】本発明の第1の発明の原理を示す図である。
- 【図2】本発明の第2の発明の原理を示す図である。

【図3】本発明に用いるアダマール行列と係数発生回路 5の出力の関係を説明するための図であり、(a) はN =12のアダマール行列を示す図、(b) は係数発生回 路5の出力のタイムチャートを示す図である。

- 【図4】インパルス応答の説明をするための図である。
- 【図5】解決手段の説明をするための図である。
- 【図6】本発明の第1の実施の形態の構成を示す図であ る。
- 【図7】LFSR回路2の一例の詳細を示す図である。

- 【図8】分周器3の一例の詳細を示す図である。
- 【図9】係数発生回路5の一例の詳細を示す図である。
- 【図10】ピット操作回路6の一例の詳細を示す図であ
- 【図11】加算回路7の一例の詳細を示す図である。
- 【図12】加算回路7の一例の詳細を示す図である。
- 【図13】加算回路7の一例の詳細を示す図である。
- 【図14】本発明の第2の実施の形態の構成を示す図で ある。
- 【図15】本発明の第3の実施の形態の構成を示す図で ある。
  - 【図16】LFSR回路2の一例の詳細を示す図であ
  - 【図17】係数発生回路5の一例の詳細を示す図であ
  - 【図18】波形発生回路8の一例の詳細を示す図であ
  - 【図19】本発明の第4の実施の形態の構成を示す図で
- 【図20】LFSR回路2の一例の詳細を示す図であ 20
  - 【図21】波形発生回路8の一例の詳細を示す図であ
  - 【図22】従来の雑音発生装置(アナログ)の構成を示 す図である。

【図23】従来の雑音発生装置(デジタル)の構成を示 す図である。

S

#### 【符号の説明】

18

19

2 1

50

	【符号の説明】	
	1	クロック発生回路
0	2	線型帰還シフトレジスタ回路(LF
	R回路)	
	3	分周器
	4	レジスタ回路
	5	係数発生回路
	6	ビット操作回路
	7	加算回路
	8	波形発生回路
	9	マルチプレクサ
	1 0	DAC(デジタル/アナログ変換
0	器)	
	1 1	フィルタ
	1 2	測定点
	1 3	電力計
	1 4	ノイズダイオード
	1 5	増幅器
	1 6	帯域フィルタ
	1 7	分配器

電力計

出力端子


マルチプレクサ

		(16)		特開平10-112638
	29			30
2 2	マルチプレクサ		7 2	D型フリップフロップ
2 3	排他的論理和(EXOR)		7 3	全加算器
2 4	シフトレジスタ		7 4	D型フリップフロップ
3 1	第1の分周器		7 5	全加算器
3 2	第2の分周器		7 6	D型フリップフロップ
5 1	論理否定回路 (NOT)		7 7	全加算器
5 2	フリップフロップ		8 1	加算器
5 3	並列入出力型シフトレジスタ		8 2	D型フリップフロップ
5 4	論理否定回路 (NOT)		8 3	ROM(リードオンリーメモリ)
5 5	2入力の論理積回路(2入力AN	10	8 4	D型フリップフロップ
D)			8 5	カウンタ
5 6	並列入力型シフトレジスタ		1 2 1 ~ 1 2 8	小LFSR回路
5 7	アドレス発生回路		1 2 1 a ~ 1 2 8 a	マルチプレクサ
5 8	<b>ROM(リードオンリーメモリ)</b>		1 2 1 b ~ 1 2 8 b	排他的論理和回路(EXOR)
5 9	D型フリップフロップ		1 2 1 c ~ 1 2 8 c	シフトレジスタ
61~65	排他的論理和回路(EXOR)		201~296	フリップフロップ


[図1] [図2]

7 1

全加算器









## 0,0,0,...,0,1,0,0,0,... h(t)


【図4】

#### 【図8】







【図22】




【図5】




[図6] 【図7】 初期値データ、 1 クロック発生回路 初期値久ロック シフトクロック 初期値入力 標本クロック 分周器 201 2 3 初期化 -5 選択 係数発生回路 -202 Q56 -60  $Q_2$ 加算回路 ₹ -203 Q 46 -50 スタ回路 <del>/</del>5  $Q_3$ <del>/</del>5 8 2 1 0 Q31 -35 Q 26 -30 LFSR出力 Q10 211 Q 21 -25 6 Q16 -20  $Q_{11}$ D-212 Q12 パイアス値 4 و 2 المَّ Q 94 295 Q 95




【図9】




【図11】



【図12】




【図13】




切換信号


パイアス値




【図16】



【図23】



【図20】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:			
☐ BLACK BORDERS	·		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES			
☐ FADED TEXT OR DRAWING			
BLURRED OR ILLEGIBLE TEXT OR DRAWING			
☐ SKEWED/SLANTED IMAGES			
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS			
GRAY SCALE DOCUMENTS			
☐ LINES OR MARKS ON ORIGINAL DOCUMENT			
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY			
OTHER:			

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.